Les systèmes de calcul avancés utilisent aujourd’hui largement les technologies 2.5D et 3D pour accroître leurs performances. Les interconnexions fines entre technologies hétérogènes offrent de nombreux degrés de liberté aux architectes pour concevoir ces systèmes. La prochaine étape de cette évolution du HLSI consiste à désagréger la plateforme technologique logique elle-même. Cela nous fera entrer dans le paradigme de mise à l’échelle CMOS2.0, ouvrant de nouvelles opportunités pour les innovations en architecture de calcul.

Julien Ryckaert a obtenu le diplôme de master en ingénierie électrique à l’Université libre de Bruxelles (ULB), en Belgique, en 2000, puis un doctorat à la Vrije Universiteit Brussel (VUB) en 2007. Il a rejoint imec en 2000 en tant que concepteur mixte analogique/numérique, spécialisé dans les transceivers RF, les techniques de circuits ultra-basse consommation et les convertisseurs analogique-numérique. En 2010, il a intégré la division technologies de procédé, en charge du design enablement pour les technologies 3DIC. Depuis 2013, il pilote la plateforme de co-optimisation conception-technologie (DTCO) d’imec pour les nœuds CMOS avancés. En 2018, il est devenu directeur de programme, avec un focus sur la mise à l’échelle au-delà du nœud 3 nm ainsi que sur les extensions 3D du CMOS. Il est aujourd’hui vice-président logic, en charge de la montée en performance des technologies de calcul.

Malgré des progrès considérables en matière d'efficacité énergétique, la consommation électrique du numérique ne cesse d'augmenter. Ces tendances s'observent, par exemple, dans les centres de données avec le développement de l'intelligence artificielle générative, ou encore dans les réseaux avec la succession des générations de téléphonie mobile, deux exemples au centre de controverses environnementales. Les discours critiques mobilisent généralement la notion d'effet rebond pour indiquer que l'efficacité énergétique ne permet pas de limiter la consommation d'énergie mais encourage au contraire la croissance des usages. À partir d'une revue bibliographique sur l'effet rebond, nous montrerons que cette notion, telle qu'elle est généralement définie et comprise, n'est pas adaptée aux cas d'étude précités. Notre analyse se basera sur les acteurs principaux du déploiement de ces technologies, leurs objectifs, et les stratégies qu'ils mettent en place pour les atteindre. Ces travaux montrent les limites de l'effet rebond en tant que support de la critique environnementale, et invitent à repenser la façon de cadrer les enjeux environnementaux du numérique.

Jacques Combaz est ingénieur de recherche CNRS au laboratoire VERIMAG à Grenoble. Il a travaillé sur la conception et la vérification des systèmes temps-réel à l'aide de méthodes formelles. En 2018, il a réorienté ses recherches pour s'intéresser aux impacts environnementaux des technologies numériques. Ses travaux visent à dépasser la seule question du cycle de vie des appareils et des infrastructures numériques, et portent notamment sur les effets rebond. Il questionne les cadres d'évaluation des impacts du numérique en essayant de suivre une approche interdisciplinaire.

Aujourd’hui l’autonomie des dispositifs déployés dans l’extrême edge, comme par exemple les AirTags, est limitée à une paire d’années. Remarquablement, chacun de nous relaie la position de ces balises n’importe où dans le monde via le Bluetooth de son téléphone, permettant la formation d’un réseau de portée illimitée. Les routeurs Wi-Fi de dernières générations sont également capables d’interagir en mode BLE. Qu’est-ce qui empêche donc le déploiement à large échelle de réseaux de capteurs intelligents ? Cette présentation discute des derniers développements réalisés au CSEM et dans le cadre de SwissChips, en se focalisant sur le matériel afin d’éliminer le dernier fil, celui du chargeur, en revisitant la récupération, le stockage et la distribution d’énergie, l’acquisition des données capteurs, leur traitement hiérarchisé à l’aide d’inférences s’appuyant sur l’apprentissage machine, ainsi que la transmission de données structurées.

David Ruffieux travaille au CSEM depuis plus de 30 ans, où il a contribué à la conception de circuits intégrés pour le timing et les synthétiseurs, au développement d’horloges atomiques, de systèmes de positionnement UWB, de blocs et systèmes BLE, de références de fréquence sur quartz et MEMS, de RTC compensées en température, ainsi que de capteurs fondés sur des oscillateurs électromécaniques. Il pilote également l’activité ASICs for Edge, qui regroupe l’ensemble des activités de conception de puces au CSEM. Il a siégé pendant plus de 10 ans aux comités techniques de programme de l’ISSCC et de l’ESSERC (en tant que chair de la track RF & mm-wave), et enseigne aujourd’hui la conception RF à l’EPFL. Il dirige également le workpackage IoT du programme spécial SwissChips, fort de 60 ETP, financé par le gouvernement suisse.

La théorie du Global Workspace (GWT) constitue l’un des principaux cadres d’interprétation de la cognition humaine et de la conscience. Selon cette approche, plusieurs modules spécialisés indépendants sont connectés à un espace central de représentation partagé ; lorsqu’un module est sélectionné par l’attention, son contenu est mobilisé dans le Global Workspace puis diffusé à l’ensemble du cerveau, produisant une expérience unifiée et intégrée. Inspirés par ce cadre, nous avons développé une architecture de deep learning qui en capture les caractéristiques essentielles : le Global Latent Workspace (GLW). Je présenterai ce modèle ainsi que ses premières implémentations, avec des applications prometteuses dans différents domaines de l’IA. Le modèle améliore l’efficacité d’apprentissage pour la représentation multimodale, peut être exploité pour des tâches de classification et de recherche, et, lorsqu’il est relié à un module d’action, confère au système des propriétés proches des affordances. Le GLW s’avère aussi bénéfique comme espace d’entrée pour l’apprentissage de politiques en apprentissage par renforcement : la politique est apprise avec moins d’interactions environnementales et présente des capacités de transfert intermodal en zero-shot. Enfin, l’ajout de modules d’« opérations » et d’un mécanisme de routage contrôlé par l’attention pourrait ouvrir la voie à un raisonnement de type System 2 et à la résolution séquentielle de problèmes.

Rufin VanRullen est directeur de recherche CNRS au CerCo à Toulouse et titulaire d’une chaire de recherche en intelligence artificielle à l’ANITI (Artificial and Natural Intelligence Toulouse Institute). Il dirige le projet ERC Advanced GLoW, qui explore de nouvelles architectures de deep learning inspirées de la théorie du Global Workspace. Il a publié plus de 150 articles scientifiques, dont plusieurs contributions majeures sur le codage neuronal, la reconnaissance d’objets, les processus feed-forward et feedback, ainsi que l’attention.

Les circuits intégrés sont aujourd’hui au cœur d’applications critiques, allant des systèmes embarqués et automobiles aux infrastructures de communication, à l’intelligence artificielle et aux objets connectés. Dans ce contexte, les problématiques de test et de fiabilité, historiquement centrées sur la détection des défauts, la robustesse aux variations et la tolérance aux défaillances, ne peuvent plus être considérées indépendamment des enjeux de sécurité et de confiance. En effet, de nombreuses passerelles existent entre ces domaines : les mécanismes de test peuvent devenir des points d’entrée pour des attaques, les défauts et fautes peuvent être exploités à des fins malveillantes, tandis que certaines techniques de test, de surveillance et de caractérisation peuvent au contraire renforcer la détection d’anomalies, de Trojans matériels ou de comportements suspects. Cette présentation proposera une vision d’ensemble des liens entre testabilité, fiabilité, sécurité matérielle et confiance dans le silicium.

Giorgio Di Natale a obtenu son doctorat en ingénierie informatique au Politecnico di Torino en 2003. Directeur de recherche au CNRS, il dirige le laboratoire TIMA à Grenoble depuis 2021. Ses recherches portent sur la sécurité et la confiance dans les systèmes matériels, la conception et le test sécurisés de circuits, l’évaluation de la fiabilité, la tolérance aux fautes et le test des circuits VLSI. Très impliqué dans la communauté scientifique internationale, il a contribué à l’organisation de conférences majeures de son domaine, notamment comme General Chair de DATE 2020, Program Chair de DATE 2017, et membre du Steering Committee de l’ETS. Il est également Associate Editor de IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. Il a enfin présidé le TTTC de l’IEEE Computer Society ; il est membre Golden Core de l’IEEE Computer Society et Senior Member de l’IEEE.